CDCE937PW (IC 3PLL VCXO CLK SYNTH 20-TSSOP)
CDCE937PW характеристики
| Производитель | Texas Instruments |
|---|---|
| Серия | - |
| Part Status | Active |
| Упаковка | Tube |
| Вид монтажа | Surface Mount |
| Корпус | 20-TSSOP (0.173 |
| 4.40mm Width) | Рабочая температура |
| -40°C ~ 85°C | Тип |
| PLL Clock Generator | Максимальная частота |
| 230MHz | Исполнение корпуса |
| 20-TSSOP | Количество схем |
| 1 | Base Part Number |
| CDCE937 | Напряжение питания |
| 1.7 V ~ 1.9 V | Выход |
| LVCMOS | Вход |
| LVCMOS | Crystal |
| Фазовая автоподстройка частоты | Yes with Bypass |
| Отношение вход/выход | 1:7 |
| Разница вход/выход | No/No |
| Делитель/Множитель | Yes/No" |
Рекомендации по подбору
Микросхема CDCE937PW от Texas Instruments представляет собой тактовый генератор с тремя контурами ФАПЧ (PLL) и встроенным VCXO. Устройство формирует до семи выходных сигналов LVCMOS с частотой до 230 МГц, работает от напряжения 1,7–1,9 В и поддерживает режим обхода PLL. Применяется в системах синхронизации, требующих гибкого формирования частот от одного опорного источника.
При подборе аналога необходимо сравнивать количество и тип выходов, диапазон питания, максимальную выходную частоту и наличие последовательного интерфейса управления (I²C/SPI). Особое внимание стоит уделить схеме включения VCXO и внутренним регистрам — даже совместимые по выводам микросхемы могут отличаться алгоритмами конфигурации. Рекомендуется проверить pin-to-pin совместимость и рабочий температурный диапазон (-40…85°C).
- Несовпадение напряжения управления VCXO (VCO in) может привести к уходу частоты за пределы допустимого.
- Различия в архитектуре PLL (порядок фильтра, коэффициент усиления) способны увеличить фазовый шум или джиттер выходного сигнала.
- Отсутствие режима bypass PLL в аналоге нарушит работу схем, требующих прямой передачи опорного сигнала.
- Несоответствие корпуса (20-TSSOP) или шага выводов потребует переработки печатной платы.