+7(916) 225-43-02

5V9910A-5SOGI (IC BUFFER ZD PLL SGL I/O 24-SOIC)

5V9910A-5SOGI (IC BUFFER ZD PLL SGL I/O 24-SOIC)
Интегральные микросхемы Временна?я техника — тактовые генераторы ФАПЧ (PLL) синтезаторы частоты
Доставка 5V9910A-5SOGI по России Временна?я техника — тактовые генераторы, ФАПЧ (PLL), синтезаторы частоты 5V9910A-5SOGI IDT, Integrated Device Technology Inc в нашем каталоге. В наличии 5V9910A-5SOGI с доставкой по всей России через транспортные компании. Срок от 7 дней. (IC BUFFER ZD PLL SGL I/O 24-SOIC).

5V9910A-5SOGI характеристики

ПроизводительIDT
Integrated Device Technology IncСерия
TurboClock™ JRPart Status
ObsoleteУпаковка
TubeВид монтажа
Surface MountКорпус
24-SOIC (0.2957.50mm Width)
Рабочая температура-40°C ~ 85°C
ТипPLL Clock Driver
Максимальная частота85MHz
Исполнение корпуса24-SOIC
Количество схем1
Base Part NumberIDT5V9910A
Напряжение питания3 V ~ 3.6 V
ВыходLVTTL
ВходLVTTL
Фазовая автоподстройка частотыYes with Bypass
Отношение вход/выход1:8
Разница вход/выходNo/No
Делитель/МножительNo/No"

Рекомендации по подбору

Микросхема 5V9910A-5SOGI представляет собой буфер тактовой частоты с ФАПЧ (PLL) и обходным режимом (bypass). Корпус 24-SOIC, выход LVTTL, частота до 85 МГц, питание 3–3,6 В. Применяется для синхронизации и распределения тактового сигнала без задержек (zero delay) в системах с одним входом и восемью выходами.

Для подбора аналога критично проверить совместимость по корпусу, диапазону питающих напряжений, типу входа/выхода и функционалу обхода PLL. Риск несовместимости возникает при замене на микросхемы с другим соотношением вход/выход или отсутствием bypass-режима.

  • Обязательно сверьте частотный диапазон и допустимый джиттер: аналог должен гарантировать стабильность тактирования в ваших условиях.
  • Убедитесь в идентичности цоколевки (pin-to-pin совместимость) и теплового режима: многие PLL-буферы имеют разную топологию выводов.
  • Оцените риски при замене на микросхемы с другим технологическим процессом — это может изменить потребляемый ток и временны́е характеристики выходного сигнала.
  • Для серийных устройств обязательна проверка фазы и времени нарастания/спада на макетной плате перед внедрением аналога.

Похожие товары